⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平2-158243

®Int. Cl. 5

識別記号

庁内整理番号

49公開 平成2年(1990)6月18日

H 04 L 12/56 H 04 Q 11/04

H 04 L H 04 Q 7830-5K 11/20 11/04 8226-5K

102

(全7頁) 審査請求 未請求 請求項の数 1

69発明の名称

パスマトリクススイツチング方式

②特 願 昭63-312493

四出 顧 昭63(1988)12月9日

@発 明 者

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

明 竹 ⑦発 者 山 明

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

仍出 富士通株式会社 願

神奈川県川崎市中原区上小田中1015番地

個代 理 弁理士 古谷

発明の名称

バスマトリクススイッチング方式

2. 特許請求の範囲

(1) 入力ポート (2,) (i=1,2,···, п)へ入力されたパケットをパスマトリクススイ ッチ(4)の横バス(6ょ)及び継バス(8ょ) を介して出力ポート(10:) ヘスイッチングさ せるパケット交換装置において、

パケット入力待行列用パッファメモリ(12ょ) ٤,

該パケット入力待行列用バッファメモリ(12 に接続され、パケットの空塞情報出力及び該 出力のための禁止入力を有する前記縦バス数のパ ケットパッファ (14:1,・・・, 14:a)とを 含んで前記入力ポート(2』)の各々を構成し、 前記パケット入力待行列用パケットメモリ (1 2.) に蓄積されるパケットを対応する複数のパ ケットパッファ(14:1, ・・・, 14:4) のう

ちの空パケットバッファへ転送する待行列管理部 (16) と、


各入力ポート毎に設けられ、当該入力ポート選 択情報に応答してセレクタ入力へ接続されるパケ ットパッファからのパケットの出力制御及び当該 パケットパッファの禁止入力への禁止信号の出力 制御を為すセレクタ(181,・・・、18点)と、 各パケットバッファの空塞情報に応答して次の スイッチングに使用する入力ポートを選択し、そ の選択情報を当該選択された入力ポート対応のセ レクタへ転送する縦パススケジューラ(20)と を設けたことを特徴とするパスマトリクススイッ チング方式。

3. 発明の詳細な説明

〔概要〕

格子点パップァを実質的に必要としない手段を 設けたバスマトリクススイッチング方式に関し、

トラヒックについて必要な格子点バッファの除 去及びプロッキングの発生防止を目的とし、



〔産業上の利用分野〕

 \rightarrow

本発明は、格子点パッファを実質的に用いず、 そこにパケットを蓄積することから生ずる弊害を 排除する手段を設けたパスマトリクススイッチン

・そして、各縦バスには送信転送回路 6 0 i.・・・・ 6 0 。が介設されている。その各送信転送回路の出力伝送路観縦バス部と、所定数ずつ1つのグループとされた出力伝送路の各々との間に出力バッファ 6 2 が夫々設けられてバスマトリクススイッチを用いた高速パケット交換装置が構成されている。

この高速パケット交換装置は、いずれかの人力 伝送路へ入力され、入力バッファに蓄積されたパ グ方式に関する。

従来のパケット交換機に大幅な処理能力を与え、 従来の通信情報のほかマルチメディアの情報をも 首尾よく交換処理し得る統合ネットワーク内の交 機機たらしめるための主要な技術として、高速パ ケット交換技術がある。その基本概念は、

(I) パケットのスイッチングをハードウェア上で 並列処理すること、

(2) 統合ネットワーク内のプロトコルを簡略化し、 スイッチノードにおけるスループットを向上させ ること、

に集約される。

(従来の技術)

上述のような高速パケット交換に用いられるアーキテクチャの1つとしてのバスマトリクススイッチを用いた高速パケット交換装置の一例が第4図に示すように構成されている。この図において、50.,・・・・50。は入力伝送路であり、これらの入力伝送路50.,・・・・50。は所定

ケットを受信転送回路の制御の下に機パスを介して格子点パッファの転送信転送回路の制御の下に機パスを介点パッファのパケットを送信転送回路の下に 報パスを介して転送先対応の送信パッファはしまる 大型 はいって では がった では がった では がった でいた ない でいた で が の で が の で 数 を で が の で が の で 数 を で が の で か る 。


(発明が解決しようとする課題)

このバスマトリクススイッチは、複数の機バスとは互いに独立で、非関期で動作し、その両バスを格子点パッファを介して接続することにより入力ポート)から出力なって、人力ポート)が見ばパスを論理的ない。 ファ(出力ポート)への通信パスを論理的なった。 メッシュ構造の中に構子点パッファにパケットの 新生にパケットの紛失を回避し得ることにその 特長がある。

そうでないと、上述のようなトラヒック集中においてパケットの廃棄、消滅(以下、ブロッキングと称する。)が発生し得る。それは、そのますなトラヒック集中の発生がない交換処理状態においては、格子点バッファによるトラヒック系とといるが、それを上廻って来るといるが、そのオーバーフローはトラヒックの発生分布とバスマトリクス内部のトラ

〔作 用〕

入力ポート2: へ入力されるパケットはスイッチング情報を付加されてパケット入力待行列用パッファメモリ12: へ順次に蓄積される。



本発明は断かる問題点に鑑みて創作されたもので、トラヒックについて必要となる格子点バッファを不要とするパスマトリクススイッチを提供することをその目的とする。

(課題を解決するための手段)

第1図は本発明の原理プロック図を示す。この図に示すように、本発明は、入力ポート 2。(i = 1, 2. ・・・, n)へ入力されたパケットをパスマトリクススイッチ 4 の横パス 6。及び縦パス 8。を介して出力ポート 10。へスイッチングさせるパケット交換装置に次の構成要素を設けて構成した。

その構成要素としての各入力ポート2; を、パケット入力待行列用パッファメモリ 1 2; と、該パケット入力待行列用パッファメモリ 1 2; に接続され、パケットの空塞情報出力及び該出力のための禁止入力を有する前記継パス数のパケットパ

パケット入力待行列用バッファメモリ12;のパケットは持行列管理部16の制御の下に対応空パケットバッファ14;1(jは1,2,・・・,nのうちの1つで、空きを表す。)に書き込まれる。

パケットパッファ 1 4 11. ・・・・・ 1 4 1a、 1 4 21. 1 4 22. ・・・・・ 1 4 24 、 1 4 24. 1 4 24

そのセレクタにおいては、当該セレクタの入力 に接続されるパケットバッファからのパケットの 出力制御及び該パケットバッファの禁止入力への 禁止信号の出力制御が生ぜしめられる。

セレクタから機バスへ出力されたパケットは、 そこに付加されているスイッチング情報で指定さ れる出力ポートへの縦バスに出力される。

上述のようにしてセレクタから出力されるパケ

ットは、出力ポートへの出力のために用いられる というというには一つのバケットとして送出されるから、トラヒックについて必要な格バスファを要することなしに、横バスから縦バス へ出力させることができる。つまり、ブロッキングの発生なしに、バスマトリクススイッチの特長である並列処理能力を保存しつつ、高速なバケット交換を行なうことができる。

(実施例)

. . .

第2図は本発明の一実施例を示す。この実施例は2×2のバスマトリクススイッチについ入力にのである。この図において、1..1。は横バススである。この図において、6..6。は横バススを3・は、2・は縦バス、20~は縦バス用スケジューラ20~のである。縦バスケジューラを21として、又が2年スケジューラを22として参照が各機バスと各縦バスとの間(第2図の交点)には、これら両者間の非同期性を吸収するためにのみ

又、様パス#1用スケジューラ21と縦パス#2用スケジューラ22との間はスケジューラ間結合線23、24によって接続されて縦パス#1用スケジューラ21と縦パス#2用スケジューラ22とを一時には、1つのみを動作させるような制御系を構成している。その動作された(選択された)スケジューラは各人力ポートのパケットバッ

の禁止入力への禁止信号出力制御を行なう。

要な格子点バッファが設けられる。従ってその非 同期性のないパス構成のシステムにおいては、 徴 バスから縦パスへの受変しのためのゲート回路で よい。

各入力ポート21、22は、入力伝送路又は端末 とのインタフェースをとり、スイッチ内部へのパ ケット入力を飼御するパケット入力処理部11。 11. と、パケット入力待行列用パッファメモリ 121,121と、1つのパケットを保持するパケ ットパッファ 1 4 ii. 1 4 iz、 1 4 zi, 1 4 zzと を有する。16」はパケット入力待行列用バッフ ァメモリ12.. 12.. からパケットバッファ14 11. 1412、1421. 1422へのパケット転送を 制御する待行列管理部であり、18;18。はセ レクタである。パケット入力処理部11、11。 は、入力伝送路又は端末装置から受信したパケッ トについて出力ポートを決定してそのためのスィ ッチング情報を付加するもので、パケットスイッ チの入力ポートとして有する一般的な機能である。 その決定された出力ポートを示すスイッチング情

ファ 1 4 cc. 1 6 cc 窓 情報を受け取り、次のサイクルで縦バスを使用する人力ポートを選択すると共に、その選択情報は対応入力ポートのセレクタへ通知してそこに保持させる。

この構成の下におけるバスマトリクススイッチ のスイッチングを以下に説明する。

入力伝送路1...1.を介して入力ポート2...2 ...へ入力されて来たパケットの各々は、従来と同様にしてそのパケット入力処理部11...11.においてスイッチング情報を付加されてパケット入力待行列用バッファメモリ12...12.へ順次替積される。

そのパケット入力待行列用バッファメモリ12 1.12 のパケットは待行列管理部16 の制御の下に対応のパケットバッファ14 11.14 11. 14 11.14 11.15 での含めないトバッファへ書き込まれる。

一方、艇バス#1用スケジューラ21及び縦バス#2用スケジューラ22を有する縦バススケジ

. . .

出力されたパケットは、対応機バスを介して当該機バスに接続されている格子点バッファ乃至ゲート回路を経て対応超バス 格子点バッファ乃至ゲート回路を経て対応超バス へ出力されてスイッチング情報で指定されるよ ポートから当該パケットの転送先へ伝送される。 このパケットバッファから出力ボートへの転送と スケジューリングとはオーバーラップされて行な われる。

上述の如く動作する例を以下に説明する。以下の説明では便宜上、パケット入力待行列用パッファメモリ12。を入力[として、パケット入力待行列用パッファメモリ12。を入力2としても参照する。

ァメモリ12.及びパケット入力待行列用バッファメモリ12.の待行列パケット、並びに縦バス#1用パケットバッファ14.1.14 zzのパケットは第3図の(B)の左側に示す如く、待行列管理部16.の制御の下に更新され、又この時点におけるスケジュールも第3図の(B)の右側に示す如く更新される。

従って、時点3におけるパケットメモリ14:1.14:11、14:11、14:11、14:11、14:11から縦バス1、2(1は第2図の8:に、2は8:に対応する。)へのパケットの転送、及びパケット入力待行列用バッファメモリ12:112:から対応パケットメモリ14:1.14:11、14

そして、同様の制御により、時点4でもパケットメモリから縦バスへのパケットの転送、及びパケット入力待行列用バッファメモリかいらパケットメモリへのパケットの転送、並びにスケジュー

リングが生ぜしめられる。この時点 4 における処理終了時には、交換処理すべきパケットは縦バス # 2 用パケットバッファ 1 4 ***にあるのみであり、スケジュールは第 4 図(D)の右側に示すように決定され、そのスケジュールの下に縦バス# 2 用パケットバッファ 1 4 ***にあるパケットは時点 5 において縦バス 2 (8 **)上へ送出せしめられて、送信転送回路(図示せず)の制御の下に送信先へ伝送される。

なお、上記実施例に2×2のバスマトリクススイッチの例について説明したが、本発明はそのバス数に制限されずに実施し得る。又、入力伝送路は入力バスとされ、それに複数の伝送路がバッファを介して接続される構成のものであってもよい。スケジューリングもバケット転送とを交互にしてもよい。

(発明の効果)

以下述べたように本発明によれば、パスマトリ クススイッチの格子点バッファとしては、機パス と縦バスとの間の非同期性を吸収するに足りるパッファを設ければよく、ハードウェア量の大幅な 削減となる。又ブロッキングがなくなるから制御 の簡易化となるし、バスの利用率も向上する。

1411. ··· 14inはパケットバッファ、

18; はセレクタ、

20, 20, は縦パススケジューラである。

4. 図面の簡単な説明

第1図は本発明の原理プロック図、

第2図は本発明の一実施例を示す図、

第3図はスケジュール及び転送サイクルの例を示す図、

第4図は従来のバスマトリクススイッチング方式 を示す図である。

第1図及び第2図において、

2. は入力ポート、

4, 4, はパスマトリクススイッチ、


δ;は横バス、


8. は縦バス、


10. は出力ポート、


12: はパケット入力待行列用パッファメモリ、

特許出願人 富士通株式会社 代理 人 弁理士 古谷史 (注记)









従来のパスマトリクススイッチングす式 を示す図 第 4 図

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.